BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-200255

(43)Date of publication of application: 18.07.2000

(51)Int.CI.

G06F 15/177 G06F 1/12

G06F 11/18

(21)Application number : 11-001850

(71)Applicant: HITACHI LTD

(22)Date of filing:

07.01.1999

(72)Inventor: TAKEHARA TAKESHI

YAMAGUCHI SHINICHIRO


MIYAZAKI NAOTO **FUJIWARA MICHIO IKEDA HISAHIRO**

(54) METHOD AND CIRCUIT FOR SYNCHRONIZATION BETWEEN PROCESSORS

(57)Abstract:

PROBLEM TO BE SOLVED: To easily and speedily synchronize processors in operation in a multiprocessor system.

SOLUTION: Processors 10a and 10b which request themselves to be synchronized with each other a read access to the synchronizing circuit 21. The synchronizing circuit 21 pass answer data showing that the synchronization is successful to the processors when the read access from the processors is completed within a predetermined time. When not, on the other hand, the circuit passes answer data showing that the synchronization ends in failure to the processors.



LEGAL STATUS

[Date of request for examination]

28.05.2001

[Date of sending the examiner's decision of

10.06.2003

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-200255

(P2000-200255A)

(43)公開日 平成12年7月18日(2000.7.18)

(51) Int.Cl.7		識別記号	FΙ			テーマコード(参考)
G06F	15/177	680	G06F	15/177	680C	5 B O 3 4
	1/12			11/18	310F	5B045
	11/18	310		1/04	340A	

審査請求 未請求 請求項の数8 OL (全 9 頁)

(21)出願番号	特顧平11-1850	(71)出顧人	000005108		
			株式会社日立製作所		
(22)出顧日	平成11年1月7日(1999.1.7)		東京都千代田区神田駿河台四丁目 6 番地		
		(72)発明者	竹原剛		
			茨城県日立市大みか町七丁目1番1号 株		
			式会社日立製作所日立研究所内		
		(72)発明者	山口 伸一朗		
			茨城県日立市大みか町七丁目1番1号 株		
			式会社日立製作所日立研究所内		
		(74)代理人	100087170		
			弁理士 富田 和子		
			·		
			-		
			最終頁に絞く		


(54) 【発明の名称】 プロセッサ間の同期化方法及び同期回路

(57)【要約】

【課題】 多重化システムにおいて、動作中の複数のプロセッサ間の同期化を、容易にかつ迅速に実現する。

【解決手段】 同期化を要求する各プロセッサ10a、10bは、同期回路21に対してリードアクセスを行う。同期回路21は、各プロセッサからのリードアクセスが、予め定められた時間内にあったときは、同期化が成功したことを通知する応答データを各プロセッサに同時に渡す。一方、各プロセッサからのリードアクセスが、予め定められた時間内になかったときは、同期化が失敗したことを通知する応答データを各プロセッサに渡す。

×



【特許請求の範囲】

【請求項1】 同一周波数のクロックで動作する複数の プロセッサ間の同期化方法であって、

1

各プロセッサは、予め定められたアドレスに対し、アク セスを行い、

最初にアクセスを行ったプロセッサのアクセス開始から 予め定められた時間内に、他のプロセッサから前記アク セスが行われた場合、最後にアクセスを行ったプロセッ サのアクセスに呼応して、各プロセッサに第1の応答デ ータを返すことを特徴とする同期化方法。

【請求項2】 同一周波数のクロックで動作する複数の プロセッサ間の同期化方法であって、

第1のプロセッサは、各プロセッサに対し、割込要求を 発生させ、

割込要求を受けた各プロセッサは、割込処理として、予 め定められたアドレスに対し、アクセスを行い、

最初にアクセスを行ったプロセッサのアクセス開始から 予め定められた時間内に、他のプロセッサから前記アク セスが行われた場合、最後にアクセスを行ったプロセッ ータを返すことを特徴とする同期化方法。

【請求項3】 少なくとも1つのプロセッサからのアク セスが、前記予め定められた時間内にない場合、当該時 間の経過に呼応して、アクセスを行っているプロセッサ に第2の応答データを返すことを特徴とする請求項1又 は請求項2に記載の同期化方法。

【請求項4】 同一周波数のクロックで動作する複数の プロセッサ間を同期させる同期回路であって、

各プロセッサからのアクセスを検知する検知手段と、 各プロセッサからのアクセスが、最初にアクセスを行っ 30 たプロセッサのアクセス開始から予め定められた時間内 に行われた場合、最後にアクセスを行ったプロセッサの アクセスに呼応して、第1の応答データを各プロセッサ に返す応答手段とを備えたことを特徴とする同期回路。

【請求項5】 各プロセッサに対し、割込要求を発生さ せる割込生成手段を更に備えたことを特徴とする請求項 4に記載の同期回路。

【請求項6】 前記応答手段は、

少なくとも1つのプロセッサからのアクセスが、前記予 して、アクセスを行っているプロセッサに第2の応答デ 一夕を返すことを特徴とする請求項4又は請求項5に記 載の同期回路。

【請求項7】 前記応答手段は、

前記応答データを返すまでの間、アクセスを行ったプロ セッサに対してデータ待ち信号を出力することを特徴と する請求項4~6のいずれか一項に記載の同期回路。

【請求項8】 同一周波数のクロックで動作する複数の プロセッサを備えた多重化システムであって、

ことを特徴とする多重化システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、複数のプロセッサ を有する多重化システムに関し、特に、同一クロックで 動作する複数のプロセッサに同一の処理を実行させるた めに、プロセッサ間を同期させる方式に関する。

[0002]

【従来の技術】従来、システムの信頼性を向上させるた 10 め、複数のプロセッサを多重化し、同一の処理を同期し て実行させるシステムが知られている。このようなシス テムにおいては、例えば、故障の発生に対する回復処理 後に、再度多重化動作を行わせるために、システム動作 中における同期化方法が必要となる。

【0003】このような同期化の方法としては、例え ば、特開平08-278950号公報に記載されている 方法がある。本公報には、複数の演算処理装置で構成さ れた多重化コンピュータシステムにおいて、障害から復 旧した演算処理装置を再同期させる際に、正常動作して サのアクセスに呼応して、各プロセッサに第1の応答デ 20 いる演算処理装置及び故障から回復した演算処理装置よ り、予め定められたアドレスにアクセス要求を行い、正 常動作している演算処理装置からのアクセス要求時刻 と、故障から回復した演算処理装置からのアクセス要求 時刻との時間差が、予め定められた時間差以内である場 合、両演算処理装置が、両演算処理装置が接続される処 理装置からアクセス許可を受け取り、アクセス許可を受 け取った両演算処理装置からのアクセスを同期化のため の基準信号として、両演算処理装置の動作を再同期する 障害回復方法が記載されている。

[0004]

【発明が解決しようとする課題】しかしながら、上述し た方法では、同期化のための基準信号が得られる時点 と、同期化処理が終了するまでの間に時間差があり、そ の分、再同期に時間がかかる。

【0005】本発明の目的は、システム動作中の複数の プロセッサ間の同期化を、容易にかつ迅速に実現する同 期化方法及び同期回路を提供することにある。

[0006]

【課題を解決するための手段】本発明に係る同期化方法 め定められた時間内にない場合、当該時間の経過に呼応 40 は、同一周波数のクロックで動作する複数のプロセッサ 間の同期化方法である。そして、本発明に係る第1の同 期化方法は、各プロセッサは、予め定められたアドレス に対し、アクセス(例えば、リードアクセス)を行い、 最初にアクセスを行ったプロセッサのアクセス開始から 予め定められた時間内に、他のプロセッサから前記アク セスが行われた場合、最後にアクセスを行ったプロセッ サのアクセスに呼応して、各プロセッサに第1の応答デ ータを返すことを特徴とする。

【0007】前記第1の応答データは、各プロセッサに 請求項4~7のいずれか一項に記載の同期回路を備えた 50 対して、例えば、前記複数のプロセッサのすべてのプロ セッサ間で同期化が成功したことを知らせるデータである。

【0008】また、本発明に係る第2の同期化方法は、第1のプロセッサは、各プロセッサに対し、割込要求を発生させ、割込要求を受けた各プロセッサは、割込処理として、予め定められたアドレスに対し、アクセスを行い、最初にアクセスを行ったプロセッサのアクセス開始から予め定められた時間内に、他のプロセッサからアクセスが行われた場合、最後にアクセスを行ったプロセッサのアクセスに呼応して、各プロセッサに第1の応答デ 10 一夕を返すことを特徴とする。

【0009】この場合において、少なくとも1つのプロセッサからのアクセスが、前記予め定められた時間内にない場合、当該時間の経過に呼応して、アクセスを行っているプロセッサに第2の応答データを返すようにしてもよい。

【0010】この第2の応答データは、各プロセッサに対して、例えば、少なくとも1つのプロセッサについては同期化が成功しなかったことを知らせるデータである。第2の応答データを受け取った各プロセッサは、同 20 期処理を中断して、他の処理を行うようにしてもよい。

【0011】本発明に係る同期回路は、同一周波数のクロックで動作する複数のプロセッサ間を同期させる同期回路である。そして、本発明に係る第1の同期回路は、各プロセッサからのアクセスを検知する検知手段と、各プロセッサからのアクセスが、最初にアクセスを行ったプロセッサのアクセス開始から予め定められた時間内に行われた場合に、最後にアクセスを行ったプロセッサのアクセスに呼応して、第1の応答データを各プロセッサに返す応答手段とを備えたことを特徴とする。

【0012】この場合において、各プロセッサに対し、割込要求を発生させる割込生成手段を更に備えるようにしてもよい。この割込生成手段は、例えば、各プロセッサからのアクセス(例えば、ライトアクセス)を受けると、各プロセッサに対し、割込要求を発生するようにしてもよい。

【0013】また、前記応答手段は、少なくとも1つのプロセッサからのアクセスが、予め定められた時間内にない場合、当該時間の経過に呼応して、第2の応答データをアクセスを行っているプロセッサに返すようにして 40もよい。また、前記応答データを返すまでの間、アクセスを行ったプロセッサに対してデータ待ち信号を出力するようにしてもよい。

【0014】本発明に係る多重化システムは、同一周波数のクロックで動作する複数のプロセッサを備えた多重化システムであって、前述した同期回路を備えたことを特徴とする。

[0015]

【発明の実施の形態】以下、本発明の実施の形態について、図面を参照しながら説明する。

【0016】図1は、本発明を適用した二重化システムの構成を示す図である。

【0017】同図に示すように、本システムは、A系システム1aと、B系システム1bと、パス制御部2と、I/O装置4と、クロック発生回路8を備える。

【0018】A系システム1a及びB系システム1bは、それぞれ、バス3a及び3bを介して、バス制御部2に接続されている。バス制御部2とI/O装置4とは、共通バス5によって接続されている。

【0019】クロック発生回路8は、A系システム1 a、B系システム1b及びバス制御部2に対し、同一の クロック9を供給する。A系システム1a、B系システ ム1b及びバス制御部2は、クロック9に同期して動作 する。

【0020】A系システム1aは、所定の演算処理を実行するプロセッサ10aと、プロセッサの処理プログラムや、演算データを記憶するメモリ11aと、プロセッサの命令により所定の動作を実行するI/O装置12aとから構成され、各構成要素はバス3aに接続されている。

【0021】B系システム1bは、A系システム1aと同一の構成をとっており、プロセッサ10bとメモリ11bと1/O装置12aとから構成され、各構成要素はパス3bに接続されている。

【0022】バス制御部2は、バス制御回路20と、同期回路21とから構成され、いずれの構成要素もバス3a、3bに接続されている。

【0023】バス制御回路20は、両系バス3a、3b の信号の比較照合や、両系システム1a、1bから共通 30 バス5上のI/O装置4に対するアクセスの制御を行っ ている。

【0024】A系プロセッサ10a及びB系プロセッサ10bは、同一の処理を同期して実行しており、バス制御回路20は、両系バス3a、3bの信号の比較照合することにより、両系システム1a、1bにおいて、同一の処理が同期して実行されているか否かを監視する。

【0025】同期回路21は、両系プロセッサ10a、 10bからリードアクセスを受け、そのアクセスに対す る応答データを両系に同時に返すことにより両系プロセ ッサの同期化を実現する。

【0026】同期回路21は、両系プロセッサ10a、10bからのアクセスができるように、例えば、各プロセッサ10a、10bのアドレス空間の所定の領域にマッピングされている。また、同期回路21は、応答データを両系に同時に返すために、ウェイト信号6a、6bを使って、プロセッサの状態を制御している。なお、ウェイト信号6a、6bは、バス3a、3bにおける制御信号の一種である。

【0027】図1の二重化システムでは、両系プロセッ50 サ10a、10bに、同一の処理を実行させているとき

に、例えば、故障等の影響で同期ずれが発生すると、所 定のエラー回復処理を行った後、両系プロセッサ10 a、10bを再度、同期化させるため、同期回路21に アクセスさせる。これにより、プロセッサ間を容易に同 期させることができる。

【0028】すなわち、同期回路21は、各プロセッサ からのアクセス時刻の時間差が、予め定められた値以内 である場合に、特定の応答データを各プロセッサに同時 に返すことによりプロセッサ間の同期を実現する。

を示す図である。

【0030】同図に示すように、同期回路21は、デコ ーダ211a、211bと、各系からの同期化要求の有 無を保持するフラグ212a、212bと、ウェイト制 御回路210a、210bと、ANDゲート213とか ら構成される。

【0031】デコーダ211a、211bは、バス3 a、3b上に出力されたアドレス及び制御信号から、同 期回路21に対するアクセスを検知すると、同期化要求 信号215a、215bを出力する。

【0032】フラグ212a、212bは、同期化要求 信号215a、215bがアサートされると、論理値1 をクロックに同期して保持する。ANDゲート213 は、フラグ212a、212bの値の論理積をとり、同 期化信号216として出力する。すなわち、同期化信号 216は、同期回路21へのリードアクセスが両系から 実行されているときに、論理値1となる。従って、同期 化信号216は、両系からのアクセスに対する応答を同 時に実行するための、基準信号となる。

【0033】また、ウェイト制御回路210a、210 bは、同期化要求信号215a、215bと、同期化信 号216とから、ウェイト信号6a、6bを生成すると ともに、同期回路21へのリードアクセスに対する応答 データをバス3a、3b上に出力する。

【0034】図3は、図2に示したウェイト制御回路2 10 a の内部構成を示す図である。なお、ウェイト制御 回路210bも、ウェイト制御回路210aと同一の構 成である。

【0035】同図に示すように、ウェイト制御回路21 0 aは、データ出力部2100 aと、タイマ2101 a と、ANDゲート2102aとから構成される。

【0036】データ出力部2100aは、同期化信号2 16がアサートされていると、データ値「1」を、それ 以外のときにはデータ値「0」を、バス3a上に応答デ ータとして出力する。

【0037】また、タイマ2101aは、同期化要求信 号215aの立上りにより、時間の計測を開始し、予め 定められたタイムアップ時間になると、タイムアップ信 号2103aをアサートする。

信号216の否定と、同期化要求信号215aと、タイ ムアップ信号2103aの否定との論理積をとり、ウェ イト信号6aとして出力する。

【0039】つまり、ウェイト信号6aは、(通常、同 期化信号216とタイムアップ信号2103aは、ネゲ ートされているので、) 同期化要求信号215aのアサ ートと同時にアサートされ、同期回路21へのアクセス が両系から実行されて同期化信号216がアサートされ るか、または、予め定められた時間だけウェイト信号6 【0029】図2は、図1に示した同期回路21の構成 10 aがアサートされ続けてタイムアップ信号2103aが アサートされたときに、ネゲートされる。

【0040】次に、同期回路21の動作について説明す

【0041】図4は、同期化成功時の同期回路21の動 作を示すタイムチャートである。

【0042】同図に示すように、まず、A系システム1 aのプロセッサ10aが同期回路21に対してリードア クセスを実行すると、t 1サイクルで、同期化要求信号 215aがアサートされる。

20 【0043】これにより、次のt2サイクルで、フラグ 212aに論理値1がセットされる。また、 t 1サイク ルでウェイト信号6 aがアサートされ、次の t 2 サイク ルでプロセッサ10 aがウェイト状態になり、同期化要 求信号215aもアサートされ続ける。t3サイクルも t2サイクルと同様である。

【0044】そして、B系システム1bのプロセッサ1 0 bが同期回路 2 1 に対してリードアクセスを行い、 t 4サイクルで、同期化要求信号215bがアサートされ ると、次の t 5 サイクルでフラグ 2 1 2 b に 論理値 1 が 30 セットされる。また、 t 4 サイクルでウェイト信号 6 b がアサートされ、次の t 5 サイクルでプロセッサ 1 0 b がウェイト状態になり、同期化要求信号215bがアサ ートされ続ける。

【0045】また、t5サイクルで、フラグ212a、 212bの値がいずれも論理値1となり、同期化信号2 16がアサートされ、ウェイト信号6a、6bがともに ネゲートされる。その結果、次のt6サイクルでは、同 期化要求信号215a、215bがともにネゲートさ れ、ここでプロセッサ10a、10bの同期化が実現さ 40 れる。また、t5サイクルで、応答データとして、

「1」がバス3a、3b上に出力され、同期化が成功し たことが、プロセッサ10a、10bに通知される。

【0046】図5は、同期化失敗時の同期回路21の動 作を示すタイムチャートである。

【0047】同図に示すように、まず、A系システム1 aのプロセッサ10aが同期回路21に対してリードア クセスを実行すると、 t 1 サイクルで、同期化要求信号 215aがアサートされる。

【0048】これにより、次のサイクル t 2 からフラグ 【0038】また、ANDゲート2102aは、同期化 50 212aに論理値1がセットされる。また、t1サイク ルでウェイト信号6aがアサートされ、次のサイクルか らプロセッサ10aがウェイト状態になり、同期化要求 信号215 aもアサートされ続ける。

【0049】そして、予め定められた時間 txだけ時間 が経過しても、B系システム1bのプロセッサ10bか らのアクセスが実行されないと、t2サイクルでタイム アップ信号2103aがアサートされ、ウェイト信号6 aがネゲートされる。その結果、次のt3サイクルで、 同期化要求信号215aがネゲートされる。この場合、 同期化信号216がアサートされないため、応答データ としてバス3 a に「0」が出力され、同期に失敗したこ とが、プロセッサ10aに通知される。

【0050】次に、上述したシステム構成を用いた同期 化方法について説明する。

【0051】図6は、プロセッサ10a、10b間を同 期させるために各プロセッサが実行する同期処理のフロ ーチャートを示す図である。同図に示すように、各プロ セッサは、まず、同期回路21にリードアクセスを行う (S80)。そして、リードアクセスに対する応答デー 夕の値を判別する(S81)。その結果、応答データの 値が「0」のときは、同期化に失敗しているので、同期 化に成功するまで同期回路21へのアクセスを繰り返す (S80)。一方、応答データの値が「1」のときは、 同期化が成功しているので、同期処理を終了する。プロ セッサ10a、10bは、それぞれ、このような簡単な 処理を実行することにより、プロセッサ間の同期を実現 することができる。

【0052】図7は、図1に示した二重化システムにお いて、エラー発生後に回復処理を行って二重化処理を再 開するまでの各プロセッサの処理を示すフローチャート

【0053】システムが正常に二重化処理を行っている 間は、バス制御回路2によるバス比較の結果は一致して いる。しかし、片側のプロセッサの処理が何らかの原因 で一時的に変化して、バス比較の結果が不一致となる と、システムはエラー発生を検出する。エラー発生検出 後、そのエラーが回復可能であれば、システムでは所定 の回復処理を行い、通常処理を再開する。そのために、 各プロセッサでは、退避していたデータの復帰などの処 理を実行した後、再同期あわせを行うため、図6に示し 40 示したシステムと同一の構成である。 た同期処理を行う。

【0054】すなわち、まず、各プロセッサは、同期回 路21に対してリードアクセスを行い、リードアクセス に対する同期回路21の応答データが「0」の時は、同 期回路20へのリードを繰り返し実行する。そして、リ ードアクセスに対する同期回路20の応答データが 「1」になった時、同期化が成功したことを検知し、二 重化処理を再開する。以上のように、本実施形態におい ては、同期ずれが発生した時の再同期化が容易に行え る。

【0055】図8は、プロセッサ間を同期させるときの 各プロセッサにおける処理の様子を示す図である。

【0056】同図に示すように、同期化されていない状 態で、処理A1を実行したプロセッサ10aは、次の処 理で、プロセッサ間を同期させるために、第一回目の同 期処理を開始する。このとき、プロセッサ10bは、処 理B1、処理B2を実行しているため、プロセッサ10 aの第一回目の同期処理による同期化は成功しない。

【0057】プロセッサ10aは、続いて、第二回目の 同期処理を開始する。プロセッサ10aが第二回目の同 期処理を実行している最中に、プロセッサ10bも、同 期処理を実行し、ここに同期化が成功する。これによ り、以降の処理では、プロセッサ10a、10bは、同 一の処理を同期実行することが可能になる。

【0058】なお、以上の説明においては、ウェイト信 号6a、6bを使って、応答データを両系に同時に返す 制御を行っているが、これに限らず、バスの構成にあわ せて、他の信号(例えば、データアクノリッジ信号)に よって応答データを両系に同時に返す制御を行ってもよ 20 Vi.

【0059】これまで説明した多重化システムでは、正 常時は、A系プロセッサ10a及びB系プロセッサ10 bは、同一の処理を実行していた。しかし、多重化シス テムにおいて、より複雑な動作を実現するため、各プロ セッサに異なる動作を行わせて、信頼性や安全性を要す る処理を実行するときだけ同期化して同一の処理を行わ せることも考えられる。

【0060】このように、全く異なる動作をしているプ ロセッサ間を同期させる場合でも、前述した方法を適用 30 することはできるが、前述したシステム構成では、同期 化に長い時間がかかる場合も生じうる。そこで、次に、 このような場合により適した二重化システムについて説 明する。

【0061】図9は、本発明を適用した第二の二重化シ ステムの構成を示す図である。本システムでは、各プロ セッサが全く非同期に動作しているときでも、同期化を 短時間で成功させることが可能になる。

【0062】図9に示したシステムは、バス制御部2 に、割込生成回路23が追加されている以外は、図1に

【0063】割込生成回路23は、パス3a、3bに接 続されており、プロセッサ10a、10bからアクセス (例えば、ライトアクセス) を受けると、プロセッサ1 0 a、10 bに対して、それぞれ、割込要求信号 7 a、 7 bを出力する。

【0064】割込要求信号7a、7bを受けたプロセッ サ10a、10bは、所定の割込処理を実行する。

【0065】図10は、割込生成回路23の構成を示す 図である。

50 【0066】同図に示すように、割込生成回路23は、

デコーダ230a、230bと、割込パルス生成回路2 31a、231bと、ORゲート232a、232bと から構成される。

【0067】デコーダ230a、230bは、バス3 a、3b上に出力されたアドレス及び制御信号から、割 込生成回路23に対するアクセスを検知すると、アクセ ス要求信号233a、233bを出力する。

【0068】割込パルス生成回路231a、231b は、アクセス要求信号233a、233bがアサートさ 込パルス234a、234bは、ORゲート232a、 232bを介して、割込要求信号7a、7bを、プロセ ッサ10a、10bの両方に出力する。

【0069】図11(b)は、図9に示したシステムに おいて、全く異なる動作をしているプロセッサ間を同期 させるときの各プロセッサの処理の様子を示す図であ る。比較のため、図11(a)には、同じ状況下で、図 1に示したシステムにおいて、プロセッサ間を同期させ るときの各プロセッサの処理の様子を示している。

【0070】図11 (a) において、プロセッサ10a 20 は、処理A1の次の処理で、同期処理を開始する。しか し、プロセッサ10bでは、処理B1~処理B4を実行 した後に同期処理を開始するため、プロセッサ10a は、第三回目の同期処理を実行するまで同期化に失敗す る。つまり、同期化が成功するまでに、少なくともタイ マ2101aがタイムアップする時間の2倍の時間がか かっていることになる。

【0071】一方、図11 (b) においては、プロセッ サ10aは、処理A1の次の処理で、割込生成回路23 ヘアクセスを実行して割込生成を行っている。割込処理 として、図6の同期処理を指定しておくと、プロセッサ 10 aは、割込要求信号7 aを受けて、同期処理を開始 する。また、プロセッサ10bも、処理B2を実行中に 割込要求信号7 bがアサートされ、処理 B 2 の次の処理 が割込処理となり、同期処理が開始される。つまり、こ の場合、プロセッサ10aは、第一回目の同期処理で同 期化に成功することになる。

【0072】このように、図9の割込生成回路23を利 用すれば、各プロセッサが全く異なる動作をしている場 合であっても、迅速に同期化が実現できる。

【0073】なお、以上の説明においては、二重化シス テムを例として説明していたが、より多くのプロセッサ を多重化したシステムに対して本発明を適用することも 可能である。この場合、複数のプロセッサから同期回路 に対しアクセスを実行させ、全てのプロセッサからアク セスが実行されているときに、同期化が成功したことを 通知する応答データを同時に渡すようにすればよい。

【0074】また、以上の説明においては、各プロセッ サには、同一位相のクロックを入力していたが、位相の 異なる(例えば、クロック位相が半サイクルずれた)同 50 20…バス制御回路

一周波数のクロックを入力するようにしてもよい。この 場合、バス制御回路20は、位相のずれを考慮して、バ ス3a、3bの信号の位相を同期させてから、信号の比 較照合等を行う。また、同期回路21は、位相のずれを 考慮した各プロセッサ毎のタイミングで、各プロセッサ に応答データを返す。

[0075]

【発明の効果】以上詳細に説明したように、本発明によ れば、同期回路が複数のプロセッサからのリード・アク れると、割込パルス234a、234bを出力する。割 10 セスに対し、特定の応答データを特定のタイミング(例 えば、同時に)渡すことにより、容易にプロセッサ間を 同期させることができる。さらに、割込生成回路を用い て、同期回路へのアクセスを割込処理として実行するこ とにより、迅速にプロセッサ間を同期させることができ

【図面の簡単な説明】

【図1】本発明による二重化システムの構成を示す図で

【図2】同期回路21の構成を示す図である。

【図3】ウェイト制御回路210aの構成を示す図であ

【図4】同期化成功時の同期回路21の動作を示すタイ ムチャートである。

【図5】同期化失敗時の同期回路21の動作を示すタイ ムチャートである。

【図6】同期化のために、各プロセッサが実行する同期 処理のフローチャートを示す図である。

【図7】二重化システムにおいて、エラー発生後に二重 化処理を再開するまでのフローチャートである。

【図8】プロセッサ間の同期化を行うときのプロセッサ 10a、10bの処理の様子を示した図である。

【図9】本発明による第二の二重化システムの構成を示 す図である。

【図10】割込生成回路23の構成を示す図である。

【図11】プロセッサ間の同期化を行うときのプロセッ サ10a、10bの処理の様子を示した図である。

【符号の説明】

1 a … A 系システム

1 b … B 系システム

40 2…パス制御部

3 a、3 b…バス

4… I / O装置

5…共通バス

6 a、6 b…ウェイト信号

8…クロック発生回路

9…クロック信号


10a、10b…プロセッサ


11a、11b…メモリ


12a、12b…I/O装置


21…同期回路

[図1] [図2] [図1] **図**2










【図9】 図9 【図7】 **図**7 クロック 発生回路 A系プロセッサ (B系プロセッサ) 1/0 10a 装置 12a 二重化処理 エラー処理 エラー処理 割込 生成回路 バス 制御回路 同期回路 同期回路21へリード要求 同期回路21ヘリード要求 リード値1 リード催17 6b プロセッサ YES YES 二重化処理 I ∕ 0 装置 [図8]

⊠8


【図10】

⊠10



【図11】

図11 、



フロントページの続き

(72)発明者 宮崎 直人

茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内

(72)発明者 藤原 道雄

茨城県ひたちなか市市毛1070番地 株式会 社日立製作所水戸工場内 (72)発明者 池田 尚弘

茨城県ひたちなか市市毛1070番地 株式会 社日立製作所水戸工場内

Fターム(参考) 5B034 AA04 CC01 DD06 5B045 CC02 CC08 FF03

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items/checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

VINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.